<mark id="oztn4"></mark>
0
| 本文作者： 包永剛 | 2019-08-08 19:06 |
雷鋒網(wǎng)按：對(duì)于一個(gè)季度利潤(rùn)收入只有英特爾一天利潤(rùn)的AMD而言，能夠分食利潤(rùn)豐厚的服務(wù)器芯片市場(chǎng)意義重大。但在英特爾與AMD的競(jìng)爭(zhēng)中，AMD大部分時(shí)候都處于下風(fēng)，但情況或?qū)l(fā)生改變。美國(guó)時(shí)間8月7日，AMD CEO 蘇姿豐博士發(fā)布了第二代霄龍（EPYC）7002系列（代號(hào)Rome）。新處理器創(chuàng)下80項(xiàng)世界紀(jì)錄，可以被稱為史上最強(qiáng)x86處理器。從目前的信息看，基于Zen2架構(gòu)的的第二代EPYC處理器羅馬無論從架構(gòu)、性能、安全性方面相比英特爾至強(qiáng)可擴(kuò)展處理器都有不錯(cuò)的表現(xiàn)。
AMD發(fā)布其第一款7納米處理器，也標(biāo)志著AMD在與英特爾的競(jìng)爭(zhēng)中，第一次奪得制程優(yōu)勢(shì)，這一優(yōu)勢(shì)不容小覷。由于臺(tái)積電的7nm工藝與AMD的Zen 2微架構(gòu)相結(jié)合，AMD的EPYC羅馬處理器在很大程度上被認(rèn)為是一個(gè)轉(zhuǎn)折點(diǎn)，使其能夠從英特爾市占率高達(dá)95%的數(shù)據(jù)中心市場(chǎng)中脫穎而出。
即使只獲得20%的服務(wù)器市場(chǎng)份額，也會(huì)對(duì)長(zhǎng)期處于劣勢(shì)的AMD產(chǎn)生真正的變革性影響。如果你知道英特爾一天產(chǎn)生的利潤(rùn)就超過AMD在整個(gè)季度產(chǎn)生的利潤(rùn)，就可以感覺到AMD似乎已經(jīng)克服了難以逾越的困難。
AMD EPYC羅馬（Rome）處理器的首次亮相不僅標(biāo)志著該公司數(shù)年提出的大賭注、精明的市場(chǎng)策略和巧妙的工程設(shè)計(jì)，也標(biāo)志著半導(dǎo)體歷史上最大一次動(dòng)蕩的開始。
與往常一樣，這一切都始于芯片，但要獲得數(shù)據(jù)中心還需要多方面的努力，如操作系統(tǒng)和軟件優(yōu)化、與OEM的關(guān)系，以及建立強(qiáng)大的硬件生態(tài)系統(tǒng)。這對(duì)于像Zen這樣全新而獨(dú)特的架構(gòu)而言，難度是雙重的。
AMD第一代EPYC Naples（那不勒斯）處理器讓業(yè)界熟悉新的Zen微體系結(jié)構(gòu)，雖然有一些優(yōu)于英特爾Xeon處理器的優(yōu)勢(shì)，但大的轉(zhuǎn)變需要時(shí)間，Naples缺乏一個(gè)殺手級(jí)的特性，刺激行業(yè)轉(zhuǎn)向AMD。特別是在采用新架構(gòu)方面非常保守的行業(yè)。
Naples處理器于2017年首次亮相后，AMD不得不做出重大決策：可以將EPYC轉(zhuǎn)移到比其桌面芯片更快更高效的12nm工藝，或者直接轉(zhuǎn)向7nm工藝。
AMD選擇了向7nm工藝邁進(jìn)，為其提供了一個(gè)殺手級(jí)功能，為密度和功耗的根本改進(jìn)奠定了基礎(chǔ)。
7nm工藝相比英特爾的14nm工藝擁有密度優(yōu)勢(shì)，相當(dāng)于更多的核心數(shù)量。它還帶來了功耗優(yōu)勢(shì)，每瓦特耗電可以完成更多工作（數(shù)據(jù)中心的關(guān)鍵考慮因素），還有更高的時(shí)鐘頻率，更大的緩存和極具競(jìng)爭(zhēng)力的價(jià)格。與基于小芯片（chiplet）設(shè)計(jì)的成本和產(chǎn)量?jī)?yōu)勢(shì)相結(jié)合，改進(jìn)的Zen 2架構(gòu)使每周期（IPC）指令吞吐量提升約15%，快速轉(zhuǎn)向PCIe 4.0，行業(yè)領(lǐng)先的內(nèi)存通道和x86處理器的吞吐量，EPYC不再被視為英特爾的“替代品”。現(xiàn)在，它的特性被認(rèn)為能吸引行業(yè)巨頭的，正如在HPC和超級(jí)計(jì)算機(jī)中使用了羅馬處理器一樣。
如今，AMD這么做背后的理由變得清晰，AMD的合作伙伴將發(fā)布80項(xiàng)世界紀(jì)錄，這是AMD數(shù)據(jù)中心處理器的最高世界紀(jì)錄。令人印象深刻的是，這些記錄在很多實(shí)際工作負(fù)載中都有40-50%到80%不等的提升。性能提升來自四倍的浮點(diǎn)性能和更大的L3緩存，這些緩存也有助于提升AI/ML工作負(fù)載，還有領(lǐng)先的I/O功能，可為GPU加速器提供雙倍的吞吐量（更不用說為每臺(tái)服務(wù)器支持更多的加速器）。增加PCIe 4.0也有利于存儲(chǔ)設(shè)備，特別是主存儲(chǔ)器。
桌面PC市場(chǎng)吸引了大量的關(guān)注，看看圍繞Ryzen 3000發(fā)布的報(bào)道就可以知道，但毫無疑問，數(shù)據(jù)中心能夠帶來豐厚的利潤(rùn)。
如果AMD要贏得與英特爾的更大戰(zhàn)爭(zhēng)，它必須贏得數(shù)據(jù)中心之戰(zhàn)。但英特爾并不只是坐視不管。讓我們來看看未來幾年數(shù)據(jù)中心的大戰(zhàn)。
AMD EPYC羅馬處理器
EPYC Rome 處理器采用獨(dú)特的架構(gòu)，有8個(gè)7nm計(jì)算芯片，每個(gè)計(jì)算芯片有8個(gè)內(nèi)核，通過Infinity Fabric連接到內(nèi)置12nm I/O的芯片，這個(gè)芯片內(nèi)置存儲(chǔ)器和PCIe控制器。AMD針對(duì)每種特定型號(hào)定制計(jì)算小芯片的數(shù)量和核心數(shù)量。
來源：Tom's Hardware
處理器使用Socket SP3（FCLGA 4094）接口，可向后兼容Naples平臺(tái)，雖然失去了PCIe 4.0連接，并且兼容下一代EPYC Milan（米蘭）型號(hào)。定制平臺(tái)可以通過巧妙的配置技巧向用戶提供多達(dá)162個(gè)PCIe 4.0通道，而大多數(shù)情況使用128個(gè)通道。
AMD繼續(xù)為雙插槽服務(wù)器（2P）提供特定型號(hào)處理器，并為單插槽服務(wù)器提供產(chǎn)品（用“P”后綴表示）。
羅馬的核心數(shù)量從8核16線程到x86領(lǐng)先的64核和128線程。我們通常期望隨著核心數(shù)量/ TDP的上升，turbo頻率會(huì)下降，就像我們?cè)诹_馬的基本時(shí)鐘看到的那樣，但AMD仍然看好這一趨勢(shì)。實(shí)際上，它的最高核心數(shù)型號(hào)具有最高的超頻頻率。
基本時(shí)鐘速度范圍為2.0 GHz至3.2 GHz，而超頻頻率范圍為3.0 GHz至3.4 GHz，與Naples的前輩相比，峰值頻率有了的全面改善。考慮到某些型號(hào)的核心數(shù)量是兩倍，這令人印象深刻，AMD表示，基礎(chǔ)頻率的提升應(yīng)該會(huì)抵消英特爾單核心的一些性能優(yōu)勢(shì)。
AMD的功耗感知超頻算法還支持多核高頻，EPYC 7742在所有內(nèi)核加載時(shí)能夠維持3.2 GHz的高頻率。與此同時(shí)，英特爾最大的通用Cascade Lake Xeon產(chǎn)品有28核和56線程，直到2020年上半年的某個(gè)時(shí)候才會(huì)改變，英特爾推出新的56核Cooper Lake型號(hào)。
所有羅馬處理器都支持2TB內(nèi)存，每臺(tái)服務(wù)器最多4TB，分布在8個(gè)DDR4-3200通道上，這比Xeon的6個(gè)DDR4-2933通道有了顯著改進(jìn)。羅馬的八個(gè)內(nèi)存通道引起了人們對(duì)每個(gè)內(nèi)核內(nèi)存吞吐量的擔(dān)憂，但AMD聲稱性能可以隨著內(nèi)核數(shù)量的增加而擴(kuò)展，甚至可以擴(kuò)展到兩個(gè)插槽。英特爾預(yù)計(jì)在明年會(huì)支持8個(gè)DDR4通道，在推出14nm Cooper Lake芯片時(shí)。
羅馬為所有型號(hào)提供128通道PCIe 4.0，包括單插槽型號(hào)，最多可以達(dá)到162個(gè)通道。值得注意的是，單插槽和雙插槽服務(wù)器都會(huì)向用戶開放128/162 PCIe 4.0通道。PCIe 4.0接口的吞吐量是PCIe 3.0的兩倍，這是英特爾當(dāng)前產(chǎn)品沒有匹配的功能。據(jù)傳英特爾將在其Ice Lake處理器上支持PCIe 4.0，但要到2020年第二季度出貨，這會(huì)使得英特爾的高速I/O設(shè)備堆棧出現(xiàn)疲軟，例如新的支持PCIe 4.0的GPU，網(wǎng)絡(luò)和存儲(chǔ)設(shè)備。
羅馬的L3緩存有所不同，對(duì)于64核的型號(hào)，最高可達(dá)256MB。AMD還提供具有192MB或256MB L3緩存的48核型號(hào)以及具有64MB或128MB L3的32核型號(hào)，表明AMD具有針對(duì)特定工作負(fù)載量身定制更高性能型號(hào)的能力。最強(qiáng)大的羅馬型號(hào)在雙插槽型號(hào)中提供近半GB的L3緩存。
AMD將其羅馬陣容分為五個(gè)不同的TDP，從120W到225W。這些TDP范圍可以在SKU-by-SKU的基礎(chǔ)上進(jìn)行更改，使用戶能夠從每個(gè)型號(hào)中獲得更高的性能，最高可達(dá)240 W的cTDP。較高的TDP通常需要定制平臺(tái)，因此并非所有上一代服務(wù)器都能支持240W TDP。新的峰值TDP超越了上一代型號(hào)，但這是預(yù)期的，因?yàn)榱_馬的核心數(shù)量有高兩倍增加。
AMD EPYC羅馬定價(jià)
AMD尚未公布EPYC羅馬陣容的官方定價(jià)，但Tom's Hardware的消息來源提供了以下數(shù)據(jù)。AMD的目標(biāo)是在每個(gè)價(jià)位提供性能更高，更多內(nèi)核，更大內(nèi)存帶寬和更多I/O的產(chǎn)品，也就是提供比英特爾更好的總體擁有成本。
雖然這不是對(duì)英特爾至強(qiáng)可擴(kuò)展產(chǎn)品完整的對(duì)比，而且英特爾沒有28核以上的產(chǎn)品與AMD競(jìng)爭(zhēng)，但基本的情況仍然如此：AMD在每個(gè)細(xì)分市場(chǎng)提供更多核心和線程，L3緩存是英特爾的三倍，但單價(jià)更低。事實(shí)上，英特爾28核型號(hào)比AMD最強(qiáng)勁的64核128線程更昂貴。
AMD的TDP低于英特爾高核型號(hào)，但兩家較少核心的產(chǎn)品，兩家的TDP類似。值得注意的是，盡管AMD在其7nm芯片上具有強(qiáng)大的功能，但是大型12nm I / O芯片增加了一些功耗。與往常一樣，TDP不是功耗的衡量標(biāo)準(zhǔn)，因此我們必須等待第三方的結(jié)果來衡量?jī)蓚€(gè)堆棧之間的相對(duì)功率效率。
AMD的處理器也不需要主機(jī)主板上的芯片組，主要是因?yàn)樘幚砥鞅旧硖峁┝舜罅康腜CIe 4.0通道。這降低了成本和平臺(tái)功耗。
AMD EPYC羅馬性能
AMD憑借7nm工藝，Zen 2架構(gòu)增加了新功能，并顯著提升了Zen微體系結(jié)構(gòu)的性能，AMD還表示將在2021年推出了7nm +工藝的Zen 3微架構(gòu)。 
AMD稱，相對(duì)Naples處理器，每插槽性能翻了一番，并且通過將256位AVX吞吐量翻倍，理論上使FLOPS（浮點(diǎn)）性能峰值翻了兩番。羅馬提供204GB / s的內(nèi)存吞吐量，每個(gè)插槽最高支持4TB的RAM。PCIe 4.0提供512 GB /s的峰值I/O吞吐量。羅馬是第一款支持PCIe 4.0的x86服務(wù)器處理器，盡管IBM的POWER架構(gòu)已經(jīng)支持更快的標(biāo)準(zhǔn)。
與擁有近百種不同SKU的英特爾Xeon不同，AMD已將其產(chǎn)品優(yōu)化為4個(gè)泳道，分別為8,12 / 16,24 / 32和48/64核心段，總共19個(gè)SKU，分類不多。與英特爾不同，AMD不會(huì)縮減PCIe通道或內(nèi)存速度/通道等功能，以區(qū)分其堆棧。
AMD聲稱配備64核型號(hào)的單插槽服務(wù)器可以勝過英特爾8280M以上的雙插槽服務(wù)器。
AMD EPYC羅馬安全性
AMD已在芯片中構(gòu)建了Spectre v2緩解措施，從而降低對(duì)性能的影響。AMD還修補(bǔ)了IBRS和IBPB以及Spectre v4。對(duì)于去年出現(xiàn)的各種投機(jī)性執(zhí)行漏洞，羅馬也沒有英特爾那么脆弱。羅馬還支持安全內(nèi)存加密功能。
AMD的信任之源來自一個(gè)安全的處理器，它使用獨(dú)立的ISA運(yùn)行單獨(dú)的代碼。這些芯片在內(nèi)存控制器中也有一個(gè)AES-128引擎，密鑰由安全處理器管理。因此，密鑰與x86隔離。該芯片最多支持509密鑰。SME可以防止物理內(nèi)存攻擊，可以在硬件或虛擬機(jī)管理程序級(jí)別完成。SEV建立在SME之上，讓每個(gè)訪客都擁有自己的密鑰，只有安全處理器管理，才能將訪客與虛擬機(jī)管理程序隔離開來。
AMD增加了x2APIC擴(kuò)展以改進(jìn)對(duì)高核心數(shù)量的支持，支持其內(nèi)存帶寬和L3緩存訪問的服務(wù)質(zhì)量機(jī)制，增加了對(duì)非易失性存儲(chǔ)器的支持。
AMD EPYC 羅馬Zen 2微體系結(jié)構(gòu)
EPYC Rome使用與Ryzen 3000系列處理器相同的基礎(chǔ)微體系結(jié)構(gòu)，性能的改進(jìn)，如每周期指令（IPC）吞吐量提升15%，是相同的。
7nm工藝作為基礎(chǔ)，提供雙倍密度，在任何給定功率點(diǎn)，高頻可達(dá)1.25倍，或者可以調(diào)整為一半的功耗，具有與上一代型號(hào)相同的性能水平。
Zen2微體系結(jié)構(gòu)是一個(gè)很好的改進(jìn)，但高級(jí)別的改進(jìn)包括一個(gè)新的TAGE分支預(yù)測(cè)器，作為基于感知器的預(yù)測(cè)單元的第二階段的補(bǔ)充。該公司還將L3緩存容量增加了一倍，并轉(zhuǎn)向了L1指令緩存的8路關(guān)聯(lián)性，允許它減小L1緩存并使運(yùn)行緩存加倍。
AMD始終支持256位AVX，但它需要將指令拆分為兩個(gè)128位。對(duì)于Zen 2，AMD將數(shù)據(jù)路徑寬度和向量寄存器文件加倍。對(duì)加載/存儲(chǔ)單元的更改包括更大的存儲(chǔ)陣列和更大的L2 DTLB塊。AMD還將讀取和寫入寬度增加到256b，并使負(fù)載+存儲(chǔ)帶寬增加了兩倍。
每個(gè)計(jì)算芯片（CCD）由兩個(gè)標(biāo)準(zhǔn)的四核CCX組成，但現(xiàn)在它們配備了兩倍的L3緩存，這有助于減少對(duì)主存儲(chǔ)器的訪問量。AMD還通過新的NUMA排列，有效減少內(nèi)存延遲。
AMD EPYC羅馬多芯片混合架構(gòu)
和以前一樣，羅馬基于SoC設(shè)計(jì)，但該公司轉(zhuǎn)向12nm I / O芯片，將八個(gè)計(jì)算芯片捆綁在一起。核心小芯片設(shè)計(jì)與消費(fèi)級(jí)Ryzen 3000相似，基于小芯片的架構(gòu)由于較小管芯的固有良率優(yōu)勢(shì)而提供成本優(yōu)勢(shì)。它還允許供應(yīng)商在插槽中放置更多芯片，因?yàn)楫?dāng)計(jì)算內(nèi)核分布在多個(gè)芯片上時(shí)，光罩限制不再適用。因此，AMD可以將最高達(dá)~1000平方毫米的單個(gè)封裝中，這相當(dāng)于一個(gè)封裝中有320億個(gè)晶體管。
12nm I / O芯片將芯片與8個(gè)核心連接在一起。DDR4和PCIe 4.0控制器在I / O芯片上，這使得處理器可以提供類似內(nèi)存訪問的延遲，而不是上一代芯片的三層延遲配置文件。這也有改善NUMA性能的作用，現(xiàn)在只有兩個(gè)NUMA域，而Naples有三個(gè)。這相當(dāng)于兩個(gè)域的等時(shí)延分布分別為104ns和201ns，分別減少了19%和14%。這些芯片還可以配置為三個(gè)NUMA域，可額外減少域94ns時(shí)延。
AMD在不需要或未充分利用非核心時(shí)增加了動(dòng)態(tài)非核心DVFS系統(tǒng)來節(jié)省電力，或者節(jié)省的電力可以專用于計(jì)算核心。與英特爾不同，AMD不會(huì)根據(jù)正在處理的指令類型降低頻率，而是降低功耗，這有助于羅馬為高核心數(shù)模型維持更高超頻核心數(shù)。這特別有助于高性能型號(hào)，如圖中7742的最大頻率的提升。
除了每個(gè)插槽的內(nèi)核數(shù)量翻倍外，AMD還使Infinity Fabric的帶寬大致翻了一倍，第一代平臺(tái)在雙插槽系統(tǒng)中支持兩個(gè)處理器之間10.7 GT / s的吞吐量，針對(duì)羅馬優(yōu)化的平臺(tái)可以達(dá)到達(dá)到18 GT / s。AMD將每個(gè)時(shí)鐘的Infinity Fabric讀取寬度增加一倍，達(dá)到32B，但保留16B寫入寬度。Infinity Fabric還具有鏈路寬度管理系統(tǒng)，可在低利用率期間節(jié)省電力，同樣的技術(shù)也適用于存儲(chǔ)器子系統(tǒng)。
羅馬提供高達(dá)410 GB / s的內(nèi)存吞吐量，這很容易超過英特爾282 GB / s的峰值吞吐量。
羅馬的I / O鏈路可以配置為幾種不同的用途，可以專用于socket-to-socke的連接，或者僅用作標(biāo)準(zhǔn)PCIe鏈路。這使得該公司可以在單插槽系統(tǒng)上支持128個(gè)通道。PCIe子系統(tǒng)還支持分叉，每個(gè)x16鏈路最多允許8個(gè)設(shè)備。在Radeon Instinct GPU的智能舉措中，一些2P系統(tǒng)可以通過禁用socket-to-socket鏈路來獲得更多的I / O通道，在雙插槽服務(wù)器中向用戶提供多達(dá)162通道的PCIe 4.0 。這些技術(shù)需要與第一代Naples 系統(tǒng)不兼容的專用平臺(tái)。
所有羅馬處理器都可以在單插槽服務(wù)器上運(yùn)行，但AMD保留了專門針對(duì)單插槽系統(tǒng)的型號(hào)，以驅(qū)動(dòng)特定的生態(tài)系統(tǒng)。
思考
現(xiàn)在看來，AMD EPYC羅馬處理器看起來實(shí)力強(qiáng)大，具有前所未有的核心數(shù)量。我們將不得不等待實(shí)驗(yàn)室中的第三方驗(yàn)證，但如果芯片符合預(yù)期，AMD的羅馬可能是AMD在數(shù)據(jù)中心的轉(zhuǎn)折點(diǎn)。
英特爾正在忙于推廣其平臺(tái)級(jí)優(yōu)勢(shì)，例如與加速器和Optane DC持久內(nèi)存的緊密集成，可以被視為提升價(jià)值的互補(bǔ)產(chǎn)品，也可以簡(jiǎn)單地視為供應(yīng)商鎖定。這一切都取決于你的觀點(diǎn)。
英特爾還將確保其合作伙伴和客戶意識(shí)到它確實(shí)擁有自己的高核心數(shù)產(chǎn)品，那就是14nm的58核心Cooper Lake型號(hào)，但這些芯片要到明年才會(huì)發(fā)布，現(xiàn)在英特爾的產(chǎn)品依舊使用14nm，沒有PCIe 4.0連接。很明顯，當(dāng)英特爾面臨如此競(jìng)爭(zhēng)時(shí)，他們正試圖阻止客戶投資選擇EPYC羅馬處理器。
對(duì)數(shù)據(jù)中心和企業(yè)客戶來說，驗(yàn)證軟件堆棧和硬件配置需要相當(dāng)多的驗(yàn)證，特別是對(duì)于關(guān)鍵任務(wù)應(yīng)用程序。考慮到開發(fā)支持新硬件的新系統(tǒng)所需的時(shí)間和金錢，AMD有信心說服客戶進(jìn)行切換。這就是為什么AMD傳達(dá)其路線圖和策略的原因：它希望潛在客戶知道這些投資將在長(zhǎng)期內(nèi)獲得回報(bào)。
正如AMD明智地對(duì)其第一代Naples 處理器所做的那樣，它的目標(biāo)是服務(wù)超大規(guī)模云服務(wù)提供商，幫助他們減少開銷。設(shè)法獲得CSP（Cloud service providers）還可以促進(jìn)基于云的實(shí)例生態(tài)系統(tǒng)，潛在客戶可以使用它來測(cè)試新硬件，但不需要負(fù)擔(dān)前期投資。
如果AMD的羅馬能兌現(xiàn)其承諾，那么英特爾的主要優(yōu)勢(shì)可能在于，英特爾在與大型原始設(shè)備制造商和原始設(shè)備制造商之間建立了穩(wěn)固的關(guān)系，從而建立了數(shù)據(jù)中心的主導(dǎo)地位，英特爾在過去幾周內(nèi)一直在努力提醒我們他們的這一優(yōu)勢(shì)。但該行業(yè)長(zhǎng)期以來一直希望通過真正的競(jìng)爭(zhēng)來控制價(jià)格。毫無疑問，羅馬在這方面做出了貢獻(xiàn)，如果芯片真的如大多數(shù)分析師所期望的那樣，AMD就可以改變整個(gè)數(shù)據(jù)中心市場(chǎng)。
雷鋒網(wǎng)編譯，via Tom's Hardware 雷鋒網(wǎng)
相關(guān)文章：
雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
