英特爾未來(lái)10年制程節(jié)點(diǎn)路線圖曝光，或每?jī)赡甑淮?

雷鋒網(wǎng)按，英特爾10nm制程節(jié)點(diǎn)的一再延期使其無(wú)論在先進(jìn)半導(dǎo)體制程的領(lǐng)先性還是在CPU的競(jìng)爭(zhēng)中都面臨更大壓力。英特爾顯然已經(jīng)感受到這些壓力并正在釋放積極信號(hào)。根據(jù)IEDM上ASML演講者給出的一張編輯過(guò)的幻燈片顯示（ASML沒(méi)有在IEDM演講中透露他們修改了英特爾9約月的幻燈片），英特爾未來(lái)十年將會(huì)保持每年更新制程技術(shù)，每?jī)赡旮乱淮瞥坦?jié)點(diǎn)的速度發(fā)展，有意思的是，這張幻燈片中1.4nm節(jié)點(diǎn)首次出現(xiàn)。英特爾仍然相信摩爾定律，但付出的成本也將越來(lái)越高昂。

在IEEE國(guó)際電子設(shè)備會(huì)議（IEDM）上，一個(gè)有趣的公開(kāi)內(nèi)容是即將到來(lái)的制程節(jié)點(diǎn)技術(shù)。到目前為止，幾乎每個(gè)環(huán)節(jié)都涵蓋了7nm、5nm和3nm工藝。

他們說(shuō)下面這張幻燈片值1000字。

公開(kāi)此數(shù)據(jù)的演講者實(shí)際上是英特爾的一位緊密合作伙伴（ASML），演講者指出，這張幻燈片是ASML根據(jù)英特爾9月的光刻會(huì)議上編輯過(guò)的版本（使得時(shí)間與特定的節(jié)點(diǎn)相對(duì)應(yīng)）。

ASML編輯過(guò)的版本

英特爾9月份幻燈片原版

2029年1.4nm

英特爾預(yù)計(jì)其制造工藝節(jié)點(diǎn)技術(shù)將以兩年迭代一代的速度發(fā)展，從2019年的10nm到2021年的7nm EUV，然后到2023年的5nm，2025年的3nm，2027年的2nm，以及2029年的1.4nm。1.4nm工藝是首次出現(xiàn)（ASML編輯過(guò)的版本），如果1.4納米表示實(shí)際的尺寸，那就相當(dāng)于12個(gè)硅原子。

值得一提的是，今年IEDM上的一些演講使用的是所謂的“ 2D自組裝”材料，其尺寸大約為0.3nm，這么小的尺寸并不新鮮，但對(duì)于硅而言很新鮮。

顯然，英特爾（及其合作伙伴）必須克服許多問(wèn)題。

+，++和反向移植

正如英特爾之前所說(shuō)，在每個(gè)過(guò)程節(jié)點(diǎn)之間，將有迭代的+和++版本，以便每個(gè)制程節(jié)點(diǎn)的性能得到提升。唯一的例外是10nm，它已經(jīng)在10+上了，因此我們將在2020年和2021年分別看到10 ++和10 +++。英特爾認(rèn)為，他們可以保持每年更新的速度，但也有相同的團(tuán)隊(duì)確保一個(gè)制程的流程節(jié)點(diǎn)可以與另一個(gè)制程節(jié)點(diǎn)平滑演進(jìn)。

這張幻燈片中有趣的元素是提到了反向移植。這是設(shè)計(jì)芯片時(shí)需要考慮一個(gè)節(jié)點(diǎn)的能力，由于新的節(jié)點(diǎn)可能推遲，可以在同一時(shí)間范圍內(nèi)在較舊的“ ++”版本的處理節(jié)點(diǎn)。盡管英特爾表示他們正在將芯片設(shè)計(jì)從工藝節(jié)點(diǎn)技術(shù)中分離出來(lái)，但在某個(gè)時(shí)候，必須要承諾采用工藝節(jié)點(diǎn)才能開(kāi)始在硅片中進(jìn)行布局。那時(shí)，流程節(jié)點(diǎn)過(guò)程已被鎖定，尤其是在進(jìn)行掩膜創(chuàng)建時(shí)。

幻燈片中顯示了英特爾將允許任何一代7nm設(shè)計(jì)可以反向移植到10 +++，任何一代5nm設(shè)計(jì)都可以反向移植到7 ++，然后從3nm移植到5+ +，2nm至3 ++等。有人可能會(huì)質(zhì)疑說(shuō)，此路線圖可能對(duì)日期沒(méi)有嚴(yán)格要求。我們已經(jīng)看到英特爾的10nm制程花了很長(zhǎng)的時(shí)間，因此希望英特爾以每年一次的更新進(jìn)度和兩年一代的節(jié)點(diǎn)演進(jìn)的節(jié)奏進(jìn)行發(fā)展。節(jié)點(diǎn)似乎是一種非常樂(lè)觀和積極的策略。

請(qǐng)注意，這并不是第一次涉及英特爾的反向移植硬件設(shè)計(jì)的表述。由于目前英特爾10納米制程技術(shù)的推遲，廣泛流傳著英特爾未來(lái)的某些CPU微體系結(jié)構(gòu)設(shè)計(jì)最初是為10納米（或10 +，10 ++）而設(shè)計(jì)，但最終可能會(huì)采用更加成熟的14nm工藝。

未來(lái)的演進(jìn)

通常，隨著流程節(jié)點(diǎn)的發(fā)展，每個(gè)制程節(jié)點(diǎn)將有不同的團(tuán)隊(duì)。該幻燈片指出，英特爾目前正在開(kāi)發(fā)其10 +++優(yōu)化以及7nm系列。這個(gè)想法是，“ +”更新從每一代的設(shè)計(jì)角度都能進(jìn)行改進(jìn)，而數(shù)字代表了整個(gè)節(jié)點(diǎn)的性能。有趣的是，我們看到英特爾的7nm基于10 ++，在將來(lái)，英特爾的5nm將基于7nm設(shè)計(jì)，3nm來(lái)自5nm。毫無(wú)疑問(wèn)，每個(gè)+ / ++的某些更新某化將在需要時(shí)應(yīng)用到將來(lái)的設(shè)計(jì)中。

在此幻燈片中，目前英特爾處于定義5nm的階段。在本屆IEDM會(huì)議上，關(guān)于5nm的討論很多，因此其中一些改進(jìn)（例如制造、材料、一致性等）最終將最終以英特爾的5nm工藝結(jié)束，這取決于與之合作的設(shè)計(jì)公司（歷史上是應(yīng)用材料公司（ASML））。

值得注意的是，5nm被列為2023年的節(jié)點(diǎn)，大約在ASML開(kāi)始銷售其“高NA” EUV機(jī)的時(shí)候，以幫助在制造過(guò)程中更好地定義路徑。我不確定High NA是否會(huì)在5nm或3nm處攔截，假設(shè)英特爾的此路線圖的日期正確且英特爾能夠堅(jiān)持下去，但這是需要考慮的問(wèn)題。

英特爾目前處于“尋路”模式，超越5nm，即3nm / 2nm / 1.4nm。與往常一樣，英特爾一直在考慮新材料，新的晶體管設(shè)計(jì)等。在本屆IEDM會(huì)議上，我們看到了很多關(guān)于全柵晶體管的討論，無(wú)論是納米片還是納米線，隨著FinFET發(fā)揮到極致，毫無(wú)疑問(wèn)我們將看到其中的一些。

臺(tái)積電在其5納米工藝（相當(dāng)于英特爾的7納米）中仍使用FinFET，因此，如果我們看到納米片之類的東西，然后納米線（甚至混合設(shè)計(jì)）進(jìn)入英特爾的制造堆棧，我也不會(huì)感到驚訝。

雷鋒網(wǎng)編譯，via anandtech  雷鋒網(wǎng)

相關(guān)文章：

為什么英特爾量產(chǎn)10nm不久后，臺(tái)積電就能量產(chǎn)全球首個(gè)5nm？

英特爾 10nm 還沒(méi)量產(chǎn)，三星 3nm 就要來(lái)了

英特爾透露10nm一再延期原因，2021將發(fā)布 7nm GPU

雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見(jiàn)轉(zhuǎn)載須知。